Circuiti semper efficienti con l’FD-SOI: ecco la roadmap dei colossi dei chip

Cea, Soitec, GlobalFoundries and STMicroelectronics announce collaboration to define the roadmap for the development of the next generation of technology FD-SOI (Fully Depleted Silicon-On-Insulator) usata per la realizzazione di energy efficient transistora promising technology for achieving the most energy-efficient anchor chip.

When you know that the genre is always difficult to understand because a particular technology can make the difference and what is the effect effect on the technology of the domani. In fact, I have gli attori di questa collaboration so importanti nel marketo dei produttori di chip, ma perché FD-SOI sia different from FinFET può restre a mistero.

Cerchiamo quindi di capire un po’ meglio in cosa consists of FD-SOI technology and perched val la pena di essere tenuta d’occhio.

Fully depleted silicon on insulator

FD-SOI is state-of-the-art technology agree to the realization of planar transistors che podeno essere realizzati senza la necessità di drugi i materiali che li costtituscono ottenendo transistor stabilized and very efficient from the energy point of view.

Electric car, carpooling, autonomous and non-solo car. Don’t miss the Automotive Up!

An FD-SOI transistor is produced by depositing a flexible insulating stratum (BOX in the figure) laid on the silicon and explodes a solid silicon stratum serving to produce the channel of the transistor. Questa particolare struttura, and in particular it sottile insulating layer riduce the capacity parassita tra The source and drain riducendo versamenti di current che riducono le prestazioni delle tecnologie more tradizionali.

bulk technology

This technique allows reed a rapidità di commutazione dello strato del transistor maggiore rispetto alla traditional technology.

I transistor sono alla base della realizzazione di circuiti logici, with ad esempio a NAND gate that can be realized with due transistor connessi comes in figure:

The FD-SOI production process allows limited miniaturization rispetto ad other technology. I have treated more common sono 28nm, 20nm and recently more 12nm, anchor lontani dai 5nm di cui if legge in articoli che discussing the tecnologie litograph more spinte nella realizzazione di chip.

The introdotta stabilità of the insulator livello in the manufacturing process allows the barrier scendere of the 20nm, and isistono già processi produttivi FD-SOI misti in cui gate to 20nm vengono affiancati with a distance inside of 5nm.

One of the most important characteristics of this technology is clearly what happens to be a migliore riscita in the realization grazie a yield production più elevato nella (ovverosia meno elementi difettosi by silicon wafer) with an abbassamento dei costi di realizzazione.

The low production cost, the electrical stability and the switching speed make the FD-SOI technology very interesting for the production of an energy-efficient chip.

The energy absorption of the chip

The growth of the number that I gave transistor usati nei chip follow the growth of the necessary power ad alimentarli (paying attention the whole scale of the graph in the figure che is logarithmic), and the energy efficiency is always more important sia nell’alimentazione I gave the server in the esecuzione che nella realizzazione I gave the chip alla base di sistemi IoT che sono installati in automobili, edificio and installazioni industriali.

View original image

An important roadmap

FD-SOI technology is a very promising technology that enables the use of the piccole scale CMOS production technique offering a performance increase in switching the stat transistor and ridottae energy dispersion that equates to efficiency maggiore. It low cost of production and high efficiency giving this central technology in the realization of the chip, without the CPU that we use, but with the chip used by the device with minor computing power ensuring major energy efficiency.

I agree to provide the roadmap in conjunction with the production of the chip and the sia index of interest in the technology, if the attention to further disclose the status of the chip potentially offering an alternative production and contributing to ridurre l’assorbimento energyo di sistemi electronici.

Only the time has come to promise to maintain it, but the problem of the energy management system of the calcolo system is still important: i big of the lavorano cloud ad una piena sostenibilità energya using fonti rinnovabili per i own datacenter, ma nei device mobili l’efficienza aiuta ad increase the duration of a battery, technology that if sviluppa slower rispetto went production of chips.

Per chi si chiedesse if I limiti di miniaturizzazione ad altre tecniche produttive podeno ridurre l’impatto basti thinkre che il surpassamento della barrier dei 20nm ha portato i processi produttivi su scale che solo pochi anni fa erano tipiche dell’ultima generazione di Processori. It is quindi da aspettarsi che queste tecnologie consentano a distribuzione della potenza di calcolo in contesto dell’Internet of Things and dell’Edge Computing.

@RIPRODUZIONE RISERVATA

Leave a Comment